

控制单元, 394。See also ALU 译码器; 主译码器; 多周期RISC-V处理器的指令译码器, 422–432; 流水线RISC-V处理器的指令译码器, 439–456; 单周期RISC-V处理器的指令译码器, 398–415 控制流语句 条件语句。See 条件语句 循环。See 循环 CoreMark, 397 计数器, 261–263 三分频, 129*t*覆盖定理, 60 CPA。See 进位传播加法器 (CPA) CPI。See 每指令周期数 (CPI) 关键路径, 87–88, 412–414, 414*f*交叉耦合反相器, 108, 269 双稳态操作, 108/周期时间。See 时钟周期 每指令周期数 (CPI), 398, 413, 437, 454, 468 循环路径, 118 Cyclone IV FPGA, 278–283

D

D触发器。See 触发器D锁存器。See 锁存器D/A转换, 542.e31–34 DAC。See 数模转换器 (DAC) 数据冒险, 446–450 数据存储器, 395, 467*b* 数据段, 345–346 数据类型, 545.e21–35 数组。See 数组字符。See 字符 (char) 动态内存分配。See 动态内存分配 (malloc, free) 链表。See 链表指针。See 指针字符串。See 字符串结构体。See 结构体 (struct) typedef, 545.e31

数据路径多周期处理器, 416–438 I型ALU指令, 433–434 jal指令, 433–434 lw指令, 417–419 R型指令, 421 sw指令, 420–421 流水线处理器441–443 单周期处理器, 399–407 I型ALU指令, 410–411 jal指令, 411–412 lw指令, 400–402 R型指令, 404–405 sw指令, 403–404 数据手册543.e9–13 直流电机542.e55–59 H桥, 542.e55–58, 542.e56*t* 轴编码器, 542.e58*f*, 542.e54–55, 542.e58–59 直流传输特性22, 23*f*, 45*f*。See also 直流 (DC) 传输特性; 噪声容限 DDR。See 双倍数据速率存储器 (DDR) 德摩根, 奥古斯都, 61*b* 德摩根定理61 DE-9电缆, 542.e26*f* 十进制数7 十进制转二进制, 9*b* 十进制转十六进制11*b* 译码阶段439 译码器 定义84–86 HDL行为级描述, 200*b* 参数化217*b* 使用逻辑, 85–86 七段See 七段显示译码器 深度流水线468–469 延迟, 逻辑门。See also 传播延迟, 竞争延迟 HDL中 (仅仿真), 186–187 DeleteUser函数, 545.e33 邓纳德, 罗伯特268*b* 目标寄存器 (rd), 333 设备驱动程序542.e3, 542.e10–14 被测设备DUT), 218 Dhrystone, 397 骰子26 电介质27 数字抽象, 5–7, 20–24

数字电路。See 逻辑数字信号处理器 (DSP), 254, 257*b* 数字系统实现, 543.e1–3 774xx系列逻辑。See 74xx系列逻辑 专用集成电路 (ASIC), 543.e9 组装, 543.e19–23 面包板, 543.e20 数据手册, 543.e9–13 经济性, 543.e35–37 逻辑系列, 543.e15–16 封装, 543.e19–23 印刷电路板, 543.e20–23 可编程逻辑, 543.e2–9 数模转换器 (DAC), 542.e31–34 DIMM。See 双列直插内存模块 (DIMM) 二极管, 25–26 p-n结, 26*f* DIP。See 双列直插封装 (DIP) 直流 (DC) 传输特性, 22 直接映射缓存, 506–511 直接电压驱动, 542.e63 脏位 (D), 519, 528 时序约束动态, 140。See also 时序分析静态, 140。See also 噪声容限离散值变量, 5 分配律定理, 60 三分频计数器设计, 127, 128 *f*, 128*t*, 129*f* HDL描述, 208*b* 除法器, 255–256 除法电路, 254–256 Do/while循环, C语言中, 545.e19 无关项 (X), 66–67, 79–80, 203 掺杂原子, 25 双精度浮点, C类型, 545.e8*t* 双精度格式, 259–260 DRAM。See 动态随机存取存储器 (DRAM) 双列直插封装 (DIP), 26*b*, 543.e1 DUT。See 被测设备 (DUT) 动态分支预测器, 470–471 动态数据段, 346 动态时序约束, 140。See also 时序分析

动态内存分配 (malloc, free), 545.e40
 动态功耗, 32 动态随机存取存储器 (DRAM), 266, 268–269, 268f

E

经济学, 543.e35–37 边沿触发触发器。
See 触发器 EEPROM。 *See* 电可擦除可编程只读存储器 (EEPROM) EFLAGS寄存器, 369 EIP。 *See* 扩展指令指针 (EIP)
 电可擦除可编程只读存储器 (EEPROM), 272 嵌入式I/O (输入/输出) 系统, 542.e1–43 A/D转换, 542.e37–39 模拟I/O, 542.e31–39 D/A转换, 542.e31–34 数字I/O, 542.e5–10 通用I/O (GPIO), 542.e5–10 中断, 542.e39–43 LCD。 *See* 液晶显示器 (LCD) 微控制器外设, 542.e43 电机。 *See* 电机串行I/O, 542.e14–29 定时器, 542.e29–31 VGA显示器。 *See* VGA (视频图形阵列) 显示器 使能触发器, 113–114 使能寄存器, 194。 *See also* 触发器 字节序, 355–356 EPROM。 *See* 可擦除可编程只读存储器 (EPROM) 相等比较器, 245 使用布尔代数的方程最小化, 63b 使用卡诺图。 *See* 卡诺图 (K-map) 可擦除可编程只读存储器 (EPROM), 543.e2 以太网, 73, 542.e15

异常, 356–360 异常相关指令 358 执行模式与特权级别, 356–357 处理程序, 357–358 执行时间 397 退出 545.e41 扩展指令指针 EIP, 367

F

阶乘函数调用, 327–329 期间的栈, 329 状态机分解, 132–135 假, 6, 18, 56–58, 58f, 109–114 快速傅里叶变换 (FFT), 257b FDIV。 *See* 浮点除法 (FDIV) FE310-G002 片上系统, 542.e5 FFT。 *See* 快速傅里叶变换 (FFT) 现场可编程门阵列 (FPGA), 542.e23f, 542.e49f, 276, 543.e7–9 驱动 VGA 电缆, 542.e49f 在 SPI 接口中, 542.e19, 542.e19–20 文件操作, 在 C 语言中, 545.e38–39 有限状态机 (FSM), 121–139, 207–209, 423 完整多周期控制, 434f 从电路推导, 135b–138b 三分频 FSM, 127b–128b, 208b 分解, 132–135 在 HDL 中, 207–209 LE 配置, 280b–281b Mealy FSM, 130–132 Moore FSM, 130–132 蜗牛/模式识别 FSM, 130b–131b, 210b 状态编码, 127–128。 *See also* 二进制编码; 独冷编码; 独热编码 状态转换图, 122f, 123f 交通灯 FSM, 121–127 定点数, 256–257 标志, 248 闪存, 272。 *See also* 固态硬盘 (SSD) 触发器, 112, 112–113, 113–114, 114, 114–116, 191。 *See also* 寄存器

背靠背, 111, 143–146, 195。
See also 同步器与锁存器的比较, 116–117; 使能, 113–114; HDL实现, 451。
See also 寄存器的亚稳态。 *See* 亚稳态寄存器, 112–113; 可复位, 114; 可扫描, 265; 移位寄存器, 169; 晶体管数量, 112b; 晶体管级, 114–116。 浮点型, C 类型, 545.e6; 打印格式, 545.e36t 浮动 (Z), 72–73; 浮动输出节点, 115; 浮栅晶体管, 272。 *See also* 闪存; 浮点除法 (FDIV) 错误, 174, 261b; 浮点指令, 361–362; 浮点数, 257–261; 加法, 261; 格式, 单精度与双精度、四精度, 259–260; 编程中的使用。 *See* 双精度型, C 类型; 浮点型, C 类型; 舍入, 260–261; 特殊情况: 无穷大, 259; NaN, 259。 浮点单元 (FPU), 261b; For 循环, 315–316, 545.e20; 格式转换 (atoi, atol, atof), 545.e41; 转发, 446–448。
See also 冒险; FPGA。 *See* 现场可编程门阵列 (FPGA); FPU。 *See* 浮点单元 (FPU); 频移键控 (FSK), 542.e53–54; 与 GFSK 波形, 542.e53f; 前廊, 542.e48; FSK。 *See* 频移键控 (FSK); FSM。 *See* 有限状态机 (FSM); 全加器, 54, 180–181, 182b, 198b, 238; 使用 always/process 语句, 238; 全相联缓存, 512; function 3 字段, 333b, 334; funct7 字段, 332b, 333

函数调用, 320–330, 545.e15–16 附加
参数与局部变量, 330 参数330 叶函
数, 326 多寄存器加载与存储365–36
6 命名约定545.e16 无输入或输出3
20–321, 545.e15 非叶函数326–327
保留寄存器, 324–326 原型545.e16
递归, 327–329 返回320–321, 545.e1
5 栈的使用322–324 *See also* 堆栈 可
熔丝编程只读存储器, 271

G

与门, 18–19, 31*f* 缓冲器, 18 多输入,
19–20 与非门, 18, 29–30, 30*f* 或非门
, 19, 30*f*, 109–110 非门, 18, 29*f* 或
门, 19 晶体管级。 *See* 晶体管 异或非门
, 19*b* 异或门, 19 通用输入输出 (GPIO
) , 542.e5–10 开关与LED示例, 542. e1
3*b*–14*b* 生成信号, 239–241 GenWaves
函数, 542.e33–34 毛刺, 90–93 全局数
据段, 345 地。 *See* 地 (GND) GPIO。
See 通用输入输出 (GPIO) GPU。 *See*
图形处理单元 (GPU) 图形加速器, 48
0–481 图形处理单元 (GPU) , 472 弗
兰克·格雷, 74*b* 格雷码, 74*b* 地 (GND
) , 20 符号, 29

H

半加器, 238 硬盘, 502–504。 *See also*
硬盘驱动器 硬盘驱动器, 502, 520。
See also 硬盘; 固态驱动器 (SSD) ; 虚
拟内存 硬件描述语言 (HDL) , 171–22
3。 *See also* SystemVerilog; VHDL (VH
SIC硬件描述语言) 2:1多路选择器, 463
b 加法器, 461*b* 组合逻辑, 172*b*, 175–18
8 按位运算符, 175–176 阻塞和非阻塞赋
值, 203–207 case语句, 199–200 条件赋
值, 179–180 延迟, 186–187 数据存储器
, 467*b* 数据类型, 211–215 触发器, 191
–192, 192*b* 历史, 172–173 If语句, 200
–203 内部变量, 180–182 数字, 183 运
算符与优先级, 182–183, 183*b* 归约运
算符, 178 立即数扩展, 430–431 指令存
储器, 466*b*–467*b* 模块, 171–172 参数化
模块, 215–218 处理器构建模块, 461–4
64 寄存器文件, 461*b* 可复位触发器, 19
2–194, 193*b*, 194*f*, 462*b* 带使能的可复
位触发器, 194–195, 194*b*, 195*f*, 463*b*
时序逻辑, 191–196, 207 仿真与综合,
173–175 单周期RISC-V处理器, 456–467
结构化建模, 188–190 测试平台, 218–2
22, 464–468 顶层模块, 466*b* 硬件握手
, 542.e25 硬件多线程处理器, 479 硬件
化简, 68–69。 *See also* 方程最小化

危险单元, 446–448 危险*See also* 危
险单元控制危险, 446, 450–452 数据危
险, 446–448 流水线处理器443–454
写后读 (RAW) , 444, 475 解决控制危
险, 450–452 转发446–448 停顿448
–450 读后写(WAR) , 475 写后写(W
AW) , 476 H桥控制, 542.e56*f* 硬件描
述语言 (HDL) 。 *See* 硬件描述语言(H
DL) ; SystemVerilog; VHDL 堆346
异构多处理器, 480–481 十六进制数9
–11 十六进制与二进制和十进制转换9
b 层次结构4 高电平6 高级编程语言
, 308, 545.e5 编译、汇编和加载344–
355 翻译为汇编304*b* 高性能微处理器
, 468 命中502 命中率503–505 保
持时间约束, 142–143 带时钟偏斜146
–149 保持时间违规143, 143–144, 14
5*b*–146*b*, 148*b*–149*b* 同构多处理器479
–480 霍珀, 格蕾丝346*b*

我

I型指令格式, 334–336 I/O。 *See*
输入/输出 (I/O) 系统 IA-32 架构
。 *See* x86 IA-64, 370*t* IC。 *See* 集
成电路 (IC) 幂等定理, 60 恒等
定理, 59 惯用表达, 175

IEEE. *See* 电气与电子工程师协会 (IEEE) C语言中的if语句, HDL中的545.e17, RISC-V汇编中的200–203, 313, 313*b* if/else语句, C语言中的308, HDL中的545.e17, RISC-V汇编中的200–203, 314*b* ILP. *See* 指令级并行 (ILP) IM. *See* 指令存储器立即数寻址, 341立即数编码, 340–341立即数扩展, 406*b*, 412*b*立即数字段 (imm), 334–336立即数指令 (I型指令), *see* I型指令格式立即数, 304–306, 365–366. *See also* 常量隐含前导1, 258信息量, 6在C语言中初始化数组, 545.e23*b*, 545.e24*b*, 545.e24*b*在C语言中初始化变量, 545.e11输入/输出 (I/O) 系统, 542.e1–43设备驱动程序, 542.e3, 542.e10–14嵌入式I/O系统. *See* 嵌入式I/O (输入/输出) 系统I/O寄存器, 542.e3内存映射I/O, 542.e1–3个人计算机I/O系统. *See* 个人计算机 (PC) I/O系统输入/输出元件 (IOE), 278电气与电子工程师协会 (IEEE), 173–174, 258指令解码器, 423指令解码器. *See* 指令解码器指令编码, x86, 369, 370*t*指令格式, RISC-V, 332–340 I型, 334–336 R型, 332–334 S/B型, 336–338 U/I型, 338–340指令格式, x86, 369指令级并行 (ILP), 476指令存储器, 395, 440–441, 466*b*–467*b*

指令寄存器 (IR), 416–417, 423–424 指令集299. *See also* 架构 指令RI SC-V, 299 分支指令311 分支311–313 逻辑指令309 乘法指令310–311 移位指令309–310 指令x86, 366–374 每周期指令数IPC), 398, 472 集成电路ICs), 543.e19 Intel. *See* x86 Intel处理器, 366 Intel x86. *See* x86 中断356, 542.e39–43 无效逻辑电平, 184 反相器18, 117, 176*b*. *See also* NOT 门 交叉耦合107–108, 108*f* HDL中, 176*b*, 196–197 《思维规律的研究》(布尔), 6 对偶定理, 60 IOEs. *See* 输入/输出元件 (IOEs) IPC. *See* 每周期指令数 (IPC) IR. *See* 指令寄存器 (IR) IRWrite, 416–417, 423–424

also

J

j指令, 312, 313*b* J型指令格式. *See* U/I型指令格式 jal指令, 320–321 jalr指令, 321 Java, 308. *See also* 语言 jr指令, 320–321 跳转指令. *See* j指令

K

K-maps. *See* 卡诺图 (K-maps) 卡诺, 莫里斯, 73–74 卡诺图 (K-maps), 73–81, 92

使用“无关项”, 79–80 逻辑最小化, 73–81 质蕴含项75–79 七段显示译码器, 77*b*–79*b* KB. *See* 千字节Kib) Kib. *See* 千比特 (Kib/Kibit) KiB. *See* 千字节 (KiB) 千比特Kib/Kibit), 12 千字节KiB), 12 千比特 (Kb/Kbit), 12 千字节KiB), 12

L

LAB. *See* 逻辑阵列块 (LAB) 语言. *See* 指令汇编, 300–308 机器指令, 332–344 助记符, 301 后进先出 (LIFO) 队列, 322. *See* 堆栈锁存器, 109–111 与触发器的比较, 107–108, 116–117 D锁存器, 111–112 SR锁存器, 109–111 晶体管级, 114–116 延迟, 155, 439, 448 晶格, 硅, 25*f*, 31 LCD. *See* 液晶显示器 (LCD) 叶函数, 326 漏电流, 33–34 最近最少使用 (LRU) 替换, 515 二路组相联缓存, 515–516, 515/最低有效位 (lsb), 11, 12/最低有效字节 (LSB), 11, 12*f*, 306–307 LED. *See* 发光二极管 (LED) LE. *See* 逻辑单元 (LE) 电平敏感锁存器. *See* 锁存器 LIFO. *See* 后进先出 (LIFO) 队列发光二极管 (LED), 542.e7, 543.e18–19 行选项, 编译器 and 命令, 348–350, 545.e43–44 链表, 545.e33 链接器, 344, 353

链接, 344 Linux, 545.e4 液晶显示器, 542.e43-44 字面量, 56, 94 加载, 344-355 小端序总线顺序 (HDL中), 176 小端序内存寻址, 356 加载字 (lw), 417-419 加载字面量, 345 加载。See 加载字 (lw) 局部变量, 330 局部性, 500 逻辑气泡推挤, 69-71 组合逻辑。See 组合逻辑系列, 23, 543.e10, 543.e15-16 门电路。See 门电路硬件缩减, 68-69 多级。See 多级组合逻辑可编程, 543.e2-9 时序逻辑。See 时序逻辑晶体管级。See 晶体管两级, 67-68 逻辑阵列块 (LAB), 279 逻辑阵列, 275-284。See also 现场可编程门阵列 (FPGA) 晶体管级实现, 283-284 逻辑单元 (LE), 278 Cyclone IV 中的, 278f, 279 使用构建的功能, 280b-281b 逻辑系列, 23, 543.e10, 543.e15-16 兼容性, 24t 逻辑电平, 23 规格, 543.e17t 逻辑门, 17-20, 543.e1 与门。See 与门 与或 (AO) 门, 45 带延迟的HDL中, 187b 多输入门, 19-20 与非门。See 与非门 或非门。See 或非门 非门。See 非门 或门。See 或门 或与反相 (OAI) 门, 45 异或非门。See 异或非门 异或门。See 异或门 逻辑电平, 20-21 逻辑仿真, 173-174

逻辑综合, 174-175 逻辑指令309 逻辑移位器, 252 查找表LUT), 82-83, 273 循环315-317, 545.e19-20 在C语言中 for, 545.e20 do/while, 545.e19 while, 545.e19 在RISC-V汇编中 for, 315-316 while, 315 洛夫莱斯, 艾达343b 低电平6 低压CMOS逻辑 (LVCMOS), 23 低电压TTL逻辑 (LVTTTL), 23 lsb。See 最低有效位 (lsb) LSB。See 最低有效字节 (LSB) LUT。See 查找表 (LUT) L VCMOS。See 低压CMOS逻辑 (LVCMOS) LVTTTL。See 低压TTL逻辑 (LVTTTL) lw指令, 417-419

M

MAC。See 乘累加 (MAC) 机器码。
See 机器语言 机器语言, 332-344 寻址模式, 341-342 解释, 342-343 I型指令, 334-336 R型指令, 332-334 S/B型指令, 336-338 存储程序, 343-344, 343f 翻译为汇编语言, 342b-343b U/J型指令, 338-340 幅度比较器, 245 主译码器, 408, 411t 主有限状态机, 422-432, 436f C语言中的main函数, 545.e3 主存储器, 501-503 malloc函数, 545.e40 尾数, 258 舛冈富士雄, 272b math.h, C库, 545.e35t, 545.e42

最大延迟约束。See 建立时间约束最大项, 56 Mb。See 兆比特 (Mb/Mbit), 梅比比特 (Mib/Mibit) Mbit。See 兆比特 (Mb/Mbit), 梅比比特 (Mib/Mibit) MCU。See 微控制器单元 (MCU) 米利机, 121, 121f, 130-132 状态转换与输出表, 132t 状态转换图, 131/时序图, 133/平均无故障时间 (MTBF), 151 梅比比特 (Mb/Mibit), 12 中规模集成 (MSI) 芯片, 543.e2 兆比特 (Mb/Mbit), 12。See 另见 梅比比特 (Mib/Mibit) 存储器, 317。See also 存储器阵列访问时间, 503-505 寻址模式, 306-308, 368t 面积与延迟, 269-270 大端序, 355 字节可寻址, 306-307, 307b, 355 字节与字符, 317-320 HDL描述, 313b, 317f, 466b-467b 层次结构, 502/小端序, 356 逻辑实现, 272-273 主存储器, 502 操作数, 306, 310-311 物理存储器, 521 端口, 267 保护, 527。See also 虚拟存储器类型, 267-268 DDR, 269-270 DRAM, 269-270 闪存, 272 寄存器文件, 270-271 ROM, 271-272 SRAM, 269-270 虚拟, 503。See also 虚拟存储器地址计算, 307-308, 401-402, 425f/数据流过程, 402f, 425f/存储器阵列, 265-275。See also 存储位单元, 267 HDL描述, 273b, 274b, 275f, 466b-467b 逻辑实现, 272-273 组织结构, 267

存储器层次结构, 503 存储器指令306–308, 317–320, 334–336, 400–402 编码, 334–335 存储器接口499 存储器映射, RISC-V, 344–346, 542.e2f 存储器性能。See 平均存储器访问时间 (AMAT) 存储器保护527 存储器系统, 499 性能分析503–505 内存映射542.e1–3, 542.e7 地址解码器542.e1–3, 542.e2 *设备通信*, 542.e2b–3b 硬件542.e2f, 542.e3 *MemWrite*, 403, 404f 金属氧化物半导体场效应晶体管 (MOSFET), 24 开关模型28f 亚稳态, 149–150 亚稳态状态108, 149 解析时间149–150, 152–155 同步器, 150–152 Mib。See Mebibit (Mib/Mibit) Mibit。See Mebibit (Mib/Mibit) 微操作 (微指令), 469–470 微架构, 300, 393, 396。See 架构高级。See 高级微架构 架构状态See 架构状态 描述, 393–394 设计过程394–396 RISC-V的演进, 482–485 HDL表示, 456–468 通用构建模块461–464 单周期处理器, 457 测试平台464–468 多周期处理器。See 多周期RISC-V处理器 性能分析, 397–398。See 性能分析 流水线处理器。See 流水线RISC-V处理器 实际视角, 482–485 单周期处理器See 单周期RISC-V处理器 微控制器542.e3, 542.e31

微控制器外设, 542.e43 蓝牙无线通信, 542.e53–54 字符型LCD, 542.e44–47 控制, 542.e47b 并行接口, 542.e44, 542.e45f 电机控制, 542.e54–64 VGA显示器, 542.e45–52 微控制器单元 (MCU), 542.e3 微操作, 469–470 设计者, 468 高性能, 468 微处理器, 1, 11b, 299, 393 架构状态, 395 每秒百万条指令, 439 最小延迟约束。See 保持时间约束 最小项, 56 缺失, 502–505、518 容量缺失, 518 强制缺失, 518 冲突缺失, 511 缺失惩罚, 513 缺失率, 503–505 与访问时间, 504t 缓存缺失, 502 容量缺失, 518 强制缺失, 518 冲突缺失, 518 页错误, 521–522 助记符, 301、301b ModR/M字节, 371–372 模块化, 4 模块, 在HDL中 行为与结构, 171–172 参数化模块, 215–218 摩尔, 戈登, 28b 摩尔机, 121–132 状态转换与输出表, 131t 状态转换图, 131f 时序图, 133f 摩尔定律, 28b MOS晶体管。See 金属氧化物半导体场效应晶体管 (MOSFET) MOSFET。See 金属氧化物半导体场效应晶体管 (MOSFET)

MOSFETs。See 金属氧化物半导体场效应晶体管 (MOSFETs) 最高有效位 (msb), 11, 12f 最高有效字节 (MSB), 11, 12f, 306–307 电机 直流, 542.e54–59 H桥, 542.e55–58 伺服, 542.e54, 542.e58–60 步进, 542.e54, 542.e60–64 msb。See 最高有效位 (msb) MSB。See 最高有效字节 (MSB) MSI芯片。See 中规模集成 (MSI) 芯片 MTBF。See 平均故障间隔时间 (MTBF) 多周期处理器, 415–438 控制, 422–432, 436f 数据通路, 416–422 beq指令, 421–422 I型ALU指令, lw指令, 417–419 R型指令, 421–422 sw指令, 420–421 指令, 410–412 性能, 435–438 多周期微架构, 396 多级组合逻辑, 67–71。See also 逻辑 多级页表, 529–530 多输出电路, 66b 多路选择器, 81–84 定义, 81 HDL行为模型, 179b 参数化N位, 216b 结构模型, 188b 逻辑使用, 82–84 符号与真值表, 81f 被乘数, 253 乘法。See 乘法器 乘法器, 253 HDL, 254 乘法指令, 310–311 多处理器, 479–482 芯片, 479 异构, 479 同构, 479 多线程处理器, 479 多线程, 478–479 Mux。See 多路选择器

N

NaN. *See* 非数字 (NaN) 与非门 (7400), 543.e3*f* 与非门, 19 CMOS, 29–30 嵌套if/else语句, 314–315, 545.e18 半字节, 11–12 nMOS晶体管, 26–29, 27*b* 噪声容限, 21–22, 21*f* 计算, 21*b*–22*b* 非架构状态, 393–394, 396, 416 非阻塞与阻塞赋值, 197, 203–207 非叶函数调用, 326–327 非保留寄存器, 324, 327–329 nop, 331–332, 444–445 或非门, 19–20, 61, 543.e3*f* 芯片 (7402), 543.e3*f* CMOS, 30*b* 伪nMOS逻辑, 31 真值表, 20*f* 非数字 (NaN), 259 非门, 18 芯片 (7404), 543.e3*f* CMOS, 29 诺伊斯, 罗伯特, 24*b* 零元素定理, 59–60 数制转换 二进制转十进制, 8*b* 二进制转十六进制, 9–11 十进制转二进制, 9*b*, 11*b* 十进制转十六进制, 11*b* 十六进制转二进制和十进制, 9*b*, 10*b* 求补码, 14–16 数制, 7–17 二进制, 7–17 比较, 16–17, 17*t* 估算2的幂, 12*b* 定点数, 256–257, 256*f* 浮点数, 257–261 加法, 260*f*, 261 特殊情况, 259 十六进制, 9–11, 10*t* 负数与正数, 13–14 符号/数值, 13–14 有符号数, 13–17 补码, 14–16 无符号数, 7–13

O

杂项, 355–363 字节序355–356 异常, 356–360 空操作331–332 关闭24, 28 偏移量307, 400–401, 418 开启24, 28 一位动态分支预测器471 独冷编码, 128 独热编码127–128 一次性可编程 (OTP), 543.e2 操作字段333 操作码. *See* 操作字段 操作数ISC-V, 302 常量立即数, 304–306 存储器, 306–308 寄存器组304 寄存器303–304 x86, 367–369 操作码*See* 操作字段 C语言中的运算符, 316 HDL中的运算符, 176*b* 按位运算符175–176 优先级, 183*b* 归约运算符178 运算符表183*b* 三元运算符179*b* 或门19 或非 (OAI) 门, 194 或指令309 OTP. *See* 一次性可编程 (OTP) 乱序执行477*f* 乱序处理器, 473–476 输出依赖476 加法溢出, 13 溢出检测248–249 氧化物, 26–27

页偏移量, 523 页表, 522–523 页, 521–522 分页, 528 并行I/O, 542.e14–15 并行性, 155–158 奇偶门. *See* 异或门 部分积, 253 传引用, 545.e22 传值, 545.e22 传输门. *See* 传输门 PC. *See* 程序计数器 (PC) PC逻辑, 415 PC相对寻址, 34 1–342 PCB. *See* 印刷电路板 (PCB) PC I. *See* 外围组件互连 (PCI) PCSrc, 406–407, 409, 411 PCWrite, 419 完全归纳法, 用于证明定理 62*b* 性能分析, 397–398. *See also* 平均内存访问时间 (AM AT) 多周期处理器, 436–437 流水线处理器, 439–456 处理器比较, 438*b* 单周期处理器, 412–414 外设, 542 外围设备. *See* 输入/输出 (I/O) 系统 锁相环 (PLL), 542.e50–53 物理内存, 503 物理页号 (PPN), 523 物理页, 522 流水线处理器, 439–456 抽象视图, 441*f* 控制单元, 443, 453 数据通路, 441–443 描述, 439–456 冒险, 443–453 性能分析, 454–456 吞吐量, 439–440 流水线微架构. *See* 流水线处理器 流水线, 156–157. *See also* 流水线处理器 PLA. *See* 可编程逻辑阵列 (PLA) 塑料有引线芯片载体 (PLCC), 543.e19–20 盘片, 520–521

P

包、芯片, 543.e19–20 页错误, 521–522 页码, 523

PLCCs。See 塑料有引线芯片载体 (PLC Cs) PLDs。See 可编程逻辑器件 (PLDs) PLL。See 锁相环 (PLL) pMOS晶体管, 26–29, 27*f* 指针, 542.e9, 545.e21–22, 545.e33 POS。See 和之积 (POS) 形式 正边沿触发触发器, 112 功耗, 32–34 PPN。See 物理页号 (PPN) 前缀加法器, 241–243 前缀树, 243 保留寄存器, 32 4–326, 325*t* 质蕴含项, 63–81 印刷电路板 (PCBs), 543.e20–23 printf, 545.e36–37 优先级电路, 66–67 编码器, 100–101, 103 过程调用。See 函数调用 处理器性能比较, 438*b*, 455*b* 多周期处理器, 43 6–437 流水线处理器, 454–456 单周期处理器, 415*b* 处理器-存储器差距, 502 和之积 (POS) 形式, 58 程序计数器 (PC), 308, 343–344, 402 可编程逻辑阵列 (PLAs), 275–276, 543.e2, 543.e6–7 晶体管级实现, 283–284 可编程逻辑器件 (PLDs), 543.e6–7 可编程只读存储器 (PROMs), 271, 543.e2–6 编程数组。See 数组 分支。See C语言中的分支 编程条件语句, 313–315 常量。See 常量; 立即数 函数调用。See 函数调用 循环入门。See 循环 逻辑和算术指令, 309 循环。See 循环 存储器, 317–320 在RISC-V中, 308 移位指令, 309–310, 333–335, 335*f*

PROM。See 可编程只读存储器 (PROM) 传播信号, 239 传播延迟, 86–90。See also 关键路径伪nMOS逻辑, 31–32, 31/或非门, 31/ROM与PLA, 28 3–284 伪指令, 330–332, 358*b* 脉宽调制 (PWM), 542 模拟输出, 542.e31 占空比, 542.e35 信号, 542.e35/PWM。See 脉宽调制 (PWM)

问

静态电源电流, 33–34

R

R型指令, 35–37 竞争条件, 117*b*–118*b*, 118*f* RAM。See 随机存取存储器 (RAM) rand, 545.e40–41 随机存取存储器 (RAM), 267–269, 272–273 RAW冒险。See 写后读 (RAW) 冒险 rd字段。See 目标寄存器 (rd) 写后读 (RAW) 冒险, 4 44, 475。See also 冒险 只读存储器 (ROM), 267, 269–271 晶体管级实现, 2 84 读/写头, 520–521 ReadData 总线, 4 02, 403*f* 接收门, 20–21 递归函数调用, 327–329 精简指令集计算机 (RISC) 架构, 302, 469–470 归约运算符, 178 寄存器文件 (RF) HDL实现, 461–464 在流水线RISC-V处理器中 (下降沿写入), 441–442

RISC-V寄存器描述, 303 原理图, 270–271 寄存器重命名, 476–478 寄存器组, 304。See also 寄存器文件 (RF) R型 (寄存器型) 指令, 332–334 寄存器。See RISC-V寄存器; 触发器; x86寄存器 (保留与非保留), 324–326 规整性, 4 RegWrite, 402 替换策略, 527–529 可复位触发器, 114 可复位寄存器, 192–193 分辨时间, 149–150。See also 亚稳态推导, 152–155 返回值, 320 RF。See 寄存器文件 (RF) 环形振荡器, 313*b*, 335*f* 行波进位加法器, 238–239, 241*b* RISC架构。See 精简指令集计算机 (RISC) 架构 RISC-V架构的演进, 363–366 RISC-V与ARM架构的比较, 365–366 RISC-V与MIPS架构的比较, 365 RISC-V基础指令集与扩展, 364–365 RISC-V指令, 299 寻址模式, 341–342 分支指令, 311–313 立即数编码, 340–341 指令解释, 342–3 43 逻辑指令, 309 乘法指令, 310–311 移位指令, 309–310 格式 I型指令, 334–336 R型指令, 332–334 S/B型指令, 336–338 U/J型指令, 338–340 指令集, 302 内存指令, 306–308 杂项指令, 355–356 伪指令, 330–332 存储程序, 343–344 RISC-V微处理器, 393–467 数据存储器, 3 95 指令存储器, 395

多周期, 396, 415–438 流水线, 396, 439–456 程序计数器, 394 寄存器文件, 395 单周期, 396, 398–415 状态元件, 393–394 RISC-V 处理器。See RISC-V 微处理器 RISC-V 寄存器, 303–304 程序计数器, 341, 343–344, 394 寄存器文件, 394–395 寄存器组, 304–305 RISC-V 单周期 HDL, 456–467 构建模块, 461–463 控制器, 458*b*–460*b* 数据路径, 460*b*–461*b* 测试平台, 464–468 上升沿, 86 ROM。See 只读存储器 (ROM) 每分钟转数 (RPM), 542.e55 旋转器, 251–253 舍入模式, 260–261 RPM。See 每分钟转数 (RPM) rs1 字段。See 源寄存器 1 (rs1) rs2 字段。See 源寄存器 2 (rs2) RS-232, 542.e25 RV32I MAC 指令集, 484–486

S

S型指令格式。See S/B型指令格式 S/B型指令格式, 336–338 采样, 139 采样率, 542.e31 SATA。See 串行ATA (SATA) 标量处理器, 472–473 扫描链, 265 scanf, 545.e37 可扫描触发器, 265 原理图绘制规则, 29, 65 SCK。See 串行时钟 (SCK) SDI。See 串行数据输入 (SDI) SD O。See 串行数据输出 (SDO) SDRAM。See 同步动态随机存取存储器 (SDRAM) 段描述符, 372 分段, 373 选定信号赋值语句, 180*b*

半导体, 25个行业, 销售额, 1 排序开销, 141–142, 147–149, 157–158, 455–456 时序构建模块。See 时序逻辑 时序逻辑, 107, 261–265 计数器, 261–263 有限状态机。See 有限状态机 (FSM) 触发器, 112–113。See also 寄存器 锁存器, 107–117 D锁存器, 111–112 SR锁存器, 109–111 寄存器。See 寄存器 移位寄存器, 263–265 时序分析。See 时序分析 串行时钟 (SCK), 542.e15 串行通信, 与PC, 542.–e27 串行数据输入 (SDI), 542.e15 串行数据输出 (SDO), 542.e15 串行I/O, 542.e14–29 SPI。See 串行外设接口 (SPI) UART。See 通用异步收发器 (UART) 串行外设接口 (SPI), 542.e4, 542.e15–22 FE310控制器与FPGA之间的连接, 542.e19–20 端口 串行时钟 (SCK), 542.e15 串行数据输入 (SDI), 542.e15 串行数据输出 (SDO), 542.e15 波形, 542.e15 伺服电机, 542.e60*b*, 542.e54, 542.e58–60 设置位, 508 建立时间约束, 141–142 带时钟偏斜, 146–149 七段数码管译码器, 77*b*–79*b* 带无关项, 80*b* HDL描述, 199*b* 轴编码器, 542.e58*f*, 542.e54, 542.e58–59 移位指令, 309–310, 310*f* 移位寄存器, 263–265 移位器, 251–253 短路径, 87–90 符号位, 13–14 符号扩展, 16

符号/幅值数, 13–14, 256–257 有符号二进制数, 13–17 有符号指令360–361 有符号乘法器215 二氧化硅(SiO₂), 26–27 硅晶格25 SIMD。See 单指令多数据 (SIMD) 简单函数, 320–321 简单可编程逻辑器件 (SPLD), 277 仿真波形, 174 带延迟的仿真波形187*f* 单指令多数据 (SIMD), 473 单周期处理器, 398–415, 457 控制407–410 控制器, 458*b* 数据通路399–407 addi指令, 410–411 beq指令, 421–422 jal指令, 411–412 lw指令, 400–402 R型指令, 404–405 sw指令, 403–404 译码器459*b* HDL实现, 457–467 指令410–412 性能, 412–415 单周期微架构See单周期处理器 单刀双掷开关SPDT开关), 543.e17–18 单刀单掷开关SPST开关), 543.e17–18 单精度格式259–260。See 浮点数 SiO₂。See 二氧化硅 (SiO₂) 偏移See 时钟偏移 斜杠表示法54*f* 小规模集成SSI芯片, 543.e1 SMP。See 对称多处理 (SMP) 固态硬盘(SD), 502。See also 闪存; 硬盘 SOP。See 和之积 (SOP) 形式 源寄存器(rs1), 332*f*, 333 源寄存器(rs2), 332*f*, 333 sp。See 栈指针 (sp) SparkFun的RED-V RedBoard, 542 空间局部性500, 514*b* 空间并行性155–156

- SPDT开关。See 单刀双掷开关 (SPDT开关) SPEC, 397 SPECINT2000, 438 SPI。See 串行外设接口 (SPI) SPLD。See 简单可编程逻辑器件 (SPLD) SPST开关。See 单刀单掷开关 (SPST开关) 压缩, 476 SR锁存器, 109–111, 110f SRA M。See 静态随机存取存储器 (SRAM) srand, 545.e40–41 SSD。See 固态硬盘 (SSD) SSI芯片。See 小规模集成 (SSI) 芯片 栈, 322–324。See also 函数调用 保存寄存器, 324–326 在递归函数调用期间, 327–329 栈帧, 324–325 栈指针 (SP), 329 在栈上存储额外参数, 330 在栈上存储局部变量, 330 停顿, 448–450。See also 冒险 标准库, 545.e35–43 文件操作, 545.e38–39 printf, 545.e36–37 scanf, 545.e37 数学库, 545.e42 stdio, 545.e35–40 stdlib, 545.e40–42 exit, 545.e41 格式转换 (atoi, atol, atof), 545.e41 rand, srand, 545.e40–41 字符串库, 545.e42–43 状态编码, FSM, 127–128, 132–135。See also 二进制编码; 单冷编码; 独热编码 状态机电路。See 有限状态机 (FSM) 状态变量, 107 静态分支预测, 470–472 静态约束, 22–24 静态功耗, 32 静态随机存取存储器 (SRAM), 268–269 状态标志, 369。See also 条件标志 stdio.h, C库, 545.e35。See also 标准库 stdlib.h, C语言库, 545.e40。See also 标准库 步进电机542.e54, 542.e60–64 双极步进电机, 542.e60–64, 半步驱动, 542.e60–61 两相导通驱动542.e60–61 波驱动542.e62–63 存储分支指令 (S/B型指令)。See S/B型指令格式 存储程序, 343–344 string.h, C语言库, 545.e42–43 字符串319, 545.e27–28。See also 字符 (char) 结构体结构体 (struct) 结构建模171–172, 188–190 结构体struct, 545.e29–30 sub指令, 301 衬底26–27 减法15, 244–245 减法器244–245 和之积SOP)形式, 56–58 超量处理器472–473 电源电压56–58。See also VDD sw指令, 307–308 交换空间528 C语言中的 switch/case语句, 545.e18 N 在HDL中。N 在HDL中。See case语句, 在HDL中 在ISC-V汇编中, 314–315 开关543.e17–18 符号表, 351–353 对称多处理器SMP), 479–480。See also 同构多处理器 同步器150–152 同步电路120–121 同步动态随机存取存储器 (SDRAM), 269–270 DDR, 269–270 同步逻辑, 设计117–121 同步可复位触发器, 114 同步时序电路, 118–120, 120b。See also 有限状态机 (FSM) 时序规范See 时序分析 SystemVerilog, 171–223。See also 硬件描述语言 (HDL) 访问总线部分186b, 190b 使用阻塞赋值的不良同步器207b 位混洗, 186 阻塞和非阻塞赋值, 197, 203–207 case语句, 199–200, 203b 使用组合逻辑, 175–188, 196–207, 215–218 注释, 178 条件赋值179–180 数据类型, 211–215 译码器200b, 217 延迟 (仅仿真中), 187b 三分频有限状态机, 208b 有限状态机FSM), 207–209 米利FSM, 211b 摩尔型FSM, 208–210 全加器182b 历史, 173b if语句, 200–203 内部信号, 180–182 反相器176b, 197b 锁存器, 196 逻辑门175–188 多路选择器, 179b, 188b, 216b 乘法器215 数值183 运算符182–183 参数化模块, 215–218 N位多路选择器, 216b 输入与门218b 2^N译码器, 217b 优先级电路202b 使用无关项203b 归约运算符178 寄存器191 使用能型, 194 可复位型192–193 使用顺序逻辑, 191–196, 207–209 七段显示译码器, 77b–79b 仿真与综合, 173–175 结构模型188–190 同步器, 195b 测试平台218–222 自检型, 220b 简单型219b 带测试向量文件, 221b–222b 三态缓冲器185b 含未定义和浮空输入的真值表, 185b, 186t 使用always/process, 198b 使用非阻塞赋值, 206 z和x, 184–186, 203b

T

标签, 508 取二进制补码, 15 时间局部性, 500, 505, 509 时间并行性, 155–156 临时寄存器, 303*b* 三元运算符, 179*b*, 545.e13 测试平台, 464–468 测试平台, 硬件描述语言, 218 自检, 219 简单, 219 带测试向量, 221*b*–222*b* 文本段, 345, 355 薄型小外形封装 (TSOP), 543.e19–20 线程级并行性 (TLP), 478 阈值电压, 27–28 吞吐量, 155, 396, 439, 479 定时器, 542.e29–31 组合逻辑时序, 86–87 延迟。See 竞争延迟 毛刺。See 毛刺时序逻辑, 139–155 分析。See 时序分析 时钟偏移。See 时钟偏移 动态纪律, 139 亚稳态。See 亚稳态 解析时间。See 解析时间 系统时序。See 时序分析 时序分析, 143*b*–145*b* 计算周期时间。See 建立时间

带时钟偏差的约束。See 时钟偏差保持时间约束。See 保持时间约束最大延迟约束。See 建立时间约束最小延迟约束。See 保持时间约束多周期处理器, 437*b* 流水线处理器, 452 建立时间约束。See 建立时间约束单周期处理器, 415*b* TLB。See 转译后备缓冲器 (TLB) TLP。See 线程级并行 (TLP)

晶体管-晶体管逻辑 (TTL), 23, 543.e15 晶体管, 24–32 双极型, 24 CMOS, 24–32 由门构成, 29, 29–31, 30, 30, 31 锁存器和触发器, 114–115 MOSFET, 24 nMOS, 26–29 pMOS, 26–29 伪nMOS, 31–32 ROM和PLA, 283 传输门, 31 翻译并启动程序, 344*f* 翻译后备缓冲器 (TLB), 525–526, 526–527 传输门, 31 传输线, 543.e23–35 特性阻抗 (Z_0), 543.e24, 543.e33 推导, 543.e33–34 匹配端接, 543.e24–26 失配端接, 543.e27–29 开路端接, 543.e26 反射系数 (k_r), 543.e33–34 推导, 543.e33–34 串联和并联端接, 543.e30–32 短路端接, 543.e27 使用时机, 543.e30 透明锁存器。See 锁存器: D 陷阱, 356 三态缓冲器, 72, 185*b* HDL描述, 184 用其构建的多路选择器, 82, 89*b*–90*b* 真值, 6, 18, 56, 68, 72, 109–110, 114, 127–128, 178, 180, 203 真值表, 17–18 ALU译码器, 408–409, 412*t* 含无关项, 66–67, 79–80, 203 多路选择器, 81–84 七段显示译码器, 77*b*–79*b* SR锁存器, 132–135 含未定义和浮空输入, 185*b* TSOP。See 薄型小外形封装 (TSOP) TTL。See 晶体管-晶体管逻辑 (TTL) 两位动态分支预测器, 471 LDR的两周期延迟, 448

两级逻辑, 67–68 补码14–16 ty pedef, 459*b*, 545.e31

U

U. See 使用位 (U) U型指令格式。See U/J型指令格式 U/J型指令格式, 338–340 UART。See 通用异步收发器 (UART) 无条件分支, 311 未定义指令异常, 356 Unicode, 317*b* 被测单元 (UUT), 218*b* 单位增益点, 22 通用异步收发器 (UART), 542.e23–29 硬件握手, 542.e25 通用串行总线 (USB), 275, 542.e15, 542.e24 无符号指令, 360–361 无符号乘法器, 215*b*, 360 无符号数, 16 上层立即数/跳转指令 (U/J型指令), 338–340 USB。See 通用串行总线 (USB) 使用位 (U), 515–516 UUT。See 被测单元 (UUT)

V

V. See 有效位 (V) 有效位 (V), C语言中的509个变量, 545.e7–11 全局与局部变量, 545.e9–10 初始化, 545.e11 基本数据类型, 545.e8–9 V_{CC} , 21*b*。See also 电源电压; V_{DD} , 20–21, 30*b*。See also 电源电压 向量处理器, 472*b*–473*b* Verilog。See SystemVerilog 超高速集成电路 (VHSIC), 173*b*。See also VHDL (VHSIC硬件描述语言)

VGA (视频图形阵列) 显示器, 542.e4
7-53 连接器引脚排列, 542.e49f 驱动程序, 542.e50b-53b

VHDL, 171-223 访问总线部分190b
使用阻塞赋值的不良同步器207b
位混洗, 186b 阻塞与非阻塞赋值1
97, 203-207 case语句, 199-200, 2
17 使用组合逻辑175, 196-207, 2
20-222 注释178 条件赋值179-1
80 数据类型211-215 译码器200
延迟 (仿真中) 186-187 三分频有
限状态机, 208b 有限状态机(FSM
) , 393 米利B5M, 211b 摩尔型
SM, 209, 210b 全加器182b 使用
always/process, 198b 使用非阻塞赋
值, 208 历史173b if语句, 200-20
3 内部信号182b 反相器176, 19
6-197 锁存器196 逻辑门177b
多路选择器, 179b, 188-189, 216b
乘法器, 215b 位多路选择器216b
N输入与门, 188b: 2^N译码器, 217 数
字, 183 运算符182-183 参数化模
块, 215 优先级电路203b 归约运
算符, 178 使用无关项203b 归约
运算符, 178 寄存器191 使能寄存
器, 194 可复位寄存器192-193

时序逻辑使用, 191-196, 207 七段
显示译码器, 222 仿真与综合173-17
5 结构模型188-190 同步器195 测
试平台, 218-222 自检220b 简单2
19 带测试向量文件221b-222b 三态
缓冲器, 185b 含未定义和浮动输入的
真值表, 185b, 203 z和x, 184-186 VH
SIC。See VHDL VHASIC硬件描述语言。
See VHDL视频图形阵列 (VGA) 。
See VGA (视频图形阵列) 显示器 虚
拟地址, 521 空间527 虚拟内存50
3, 520-530 地址转换521-522 缓存
术语比较, 522 内存保护527 多级页
表, 529-530 缺页521-522 页号52
3 页偏移523 页表524-525 页52
1-522 替换策略529-530 转换后备缓
冲器 (TLB) , 525-526 写入策略51
9-520 虚拟页号V_{PN} , 524 虚拟页
, 521-522 VPN。See 虚拟页号 (VPN
) V_{SS}, 21b

WAR 危害。See 写后读 (WAR) 危害 W
AW 危害。See 写后写 (WAW) 危害 弱
上拉, 31 怪异数, 16 While 循环, 315,
545.e19 空白, 178 惠特莫尔, 乔治亚娜
, 5b 导线, 65 无线通信, 蓝牙, 542.e53
-54 字线, 267 写后读 (WAR) 危害, 4
75。See 危害 写后写 (WAW) 危害, 47
6 写策略, 519-520 写回, 519 写直达, 5
19

X

X。See 竞争 (x) ; 无关 (X) x86架构
, 366-374 整体概览, 373-374 分支条
件, 371t 指令编码, 371-372 指令, 36
9 内存寻址模式, 368t 操作数, 367-36
8 特性, 372-373 寄存器, 366-367 状
态标志, 369 Xilinx FPGA, 278 异或非
门, 19b 异或门, 19

W

晶圆, 26 墙, 拉
里, 18b

Z

Z。See 浮动 (Z)

RISC-V指令集概述

31:25 24:20 19:15 14:12 11:7 6:0							
funct7	rs2	rs1	funct3	rd	op		R-Type
imm _{11:0}		rs1	funct3	rd	op		I-Type
imm _{11:5}	rs2	rs1	funct3	imm _{4:0}	op		S-Type
imm _{12,10:5}	rs2	rs1	funct3	imm _{4:1,11}	op		B-Type
imm _{31:12}				rd	op		U-Type
imm _{20,10:1,11,19:12}				rd	op		J-Type
fs3	funct2	fs2	fs1	funct3	fd	op	R4-Type
5 bits	2 bits	5 bits	5 bits	3 bits	5 bits	7 bits	

- imm: imm_{11:0} 中的有符号立即数
- uimm: 5-bit unsigned immediate in imm_{4:0}
- upimm: 20 upper bits of a 32-bit immediate, in imm_{31:12}
- Address: memory address: rs1 + SignExt(imm_{11:0})
- [Address]: data at memory location Address
- BTA: branch target address: PC + SignExt((imm_{12:15}, 1'b0))
- JTA: jump target address: PC + SignExt((imm_{20:31}, 1'b0))
- label: text indicating instruction address
- SignExt: value sign-extended to 32 bits
- ZeroExt: value zero-extended to 32 bits
- csr: control and status register

Figure B.1 RISC-V 32-bit instruction formats

Table B.1 RV32I: RISC-V integer instructions

操作码	funct3	funct7	类型	指令	描述	操作	
0000011 (3)	000	–	I	lb	rd, imm(rs1)	load byte	rd = SignExt([Address] _{7:0})
0000011 (3)	001	–	I	lh	rd, imm(rs1)	load half	rd = SignExt([Address] _{15:0})
0000011 (3)	010	–	I	lw	rd, imm(rs1)	load word	rd = [Address] _{31:0}
0000011 (3)	100	–	I	lbu	rd, imm(rs1)	load byte unsigned	rd = ZeroExt([Address] _{7:0})
0000011 (3)	101	–	I	lhu	rd, imm(rs1)	load half unsigned	rd = ZeroExt([Address] _{15:0})
0010011 (19)	000	–	I	addi	rd, rs1, imm	add immediate	rd = rs1 + SignExt(imm)
0010011 (19)	001	0000000*	I	slli	rd, rs1, uimm	shift left logical immediate	rd = rs1 << uimm
0010011 (19)	010	–	I	slti	rd, rs1, imm	set less than immediate	rd = (rs1 < SignExt(imm))
0010011 (19)	011	–	I	sltiu	rd, rs1, imm	set less than imm. unsigned	rd = (rs1 < SignExt(imm))
0010011 (19)	100	–	I	xori	rd, rs1, imm	xor immediate	rd = rs1 ^ SignExt(imm)
0010011 (19)	101	0000000*	I	srl	rd, rs1, uimm	shift right logical immediate	rd = rs1 >> uimm
0010011 (19)	101	0100000*	I	sra	rd, rs1, uimm	shift right arithmetic imm.	rd = rs1 >>> uimm
0010011 (19)	110	–	I	ori	rd, rs1, imm	or immediate	rd = rs1 SignExt(imm)
0010011 (19)	111	–	I	andi	rd, rs1, imm	and immediate	rd = rs1 & SignExt(imm)
0010111 (23)	–	–	U	auipc	rd, upimm	add upper immediate to PC	rd = {upimm, 12'b0} + PC
0100011 (35)	000	–	S	sb	rs2, imm(rs1)	store byte	[Address] _{7:0} = rs2 _{7:0}
0100011 (35)	001	–	S	sh	rs2, imm(rs1)	store half	[Address] _{15:0} = rs2 _{15:0}
0100011 (35)	010	–	S	sw	rs2, imm(rs1)	store word	[Address] _{31:0} = rs2
0110011 (51)	000	0000000	R	add	rd, rs1, rs2	add	rd = rs1 + rs2
0110011 (51)	000	0100000	R	sub	rd, rs1, rs2	sub	rd = rs1 – rs2
0110011 (51)	001	0000000	R	sll	rd, rs1, rs2	shift left logical	rd = rs1 << rs2 _{4:0}
0110011 (51)	010	0000000	R	slt	rd, rs1, rs2	set less than	rd = (rs1 < rs2)
0110011 (51)	011	0000000	R	sltu	rd, rs1, rs2	set less than unsigned	rd = (rs1 < rs2)
0110011 (51)	100	0000000	R	xor	rd, rs1, rs2	xor	rd = rs1 ^ rs2
0110011 (51)	101	0000000	R	srl	rd, rs1, rs2	shift right logical	rd = rs1 >> rs2 _{4:0}
0110011 (51)	101	0100000	R	sra	rd, rs1, rs2	shift right arithmetic	rd = rs1 >>> rs2 _{4:0}
0110011 (51)	110	0000000	R	or	rd, rs1, rs2	or	rd = rs1 rs2
0110011 (51)	111	0000000	R	and	rd, rs1, rs2	and	rd = rs1 & rs2
0110111 (55)	–	–	U	lui	rd, upimm	load upper immediate	rd = {upimm, 12'b0}
1100011 (99)	000	–	B	beq	rs1, rs2, label	branch if =	if (rs1 == rs2) PC = BTA
1100011 (99)	001	–	B	bne	rs1, rs2, label	branch if ≠	if (rs1 ≠ rs2) PC = BTA
1100011 (99)	100	–	B	blt	rs1, rs2, label	branch if <	if (rs1 < rs2) PC = BTA
1100011 (99)	101	–	B	bge	rs1, rs2, label	branch if ≥	if (rs1 ≥ rs2) PC = BTA
1100011 (99)	110	–	B	bltu	rs1, rs2, label	branch if < unsigned	if (rs1 < rs2) PC = BTA
1100011 (99)	111	–	B	bgeu	rs1, rs2, label	branch if ≥ unsigned	if (rs1 ≥ rs2) PC = BTA
1100111 (103)	000	–	I	jalr	rd, rs1, imm	jump and link register	PC = rs1 + SignExt(imm), rd = PC ₊₄
1101111 (111)	–	–	J	jal	rd, label	jump and link	PC = JTA, rd = PC ₊₄

*Encoded in instr_{31:25}, the upper seven bits of the immediate field

表 B.2 RV64I: 额外整数指令

op	funct3	funct7	Type	Instruction	Description	Operation
0000011 (3)	011	–	I	ld rd, imm(rs1)	load double word	$rd = [Address]_{63:0}$
0000011 (3)	110	–	I	lwu rd, imm(rs1)	load word unsigned	$rd = ZeroExt([Address]_{31:0})$
0011011 (27)	000	–	I	addiw rd, rs1, imm	add immediate word	$rd = SignExt((rs1 + SignExt(imm))_{31:0})$
0011011 (27)	001	0000000	I	slliw rd, rs1, uimm	shift left logical immediate word	$rd = SignExt((rs1_{31:0} \ll uimm)_{31:0})$
0011011 (27)	101	0000000	I	srliw rd, rs1, uimm	shift right logical immediate word	$rd = SignExt((rs1_{31:0} \gg uimm)_{31:0})$
0011011 (27)	101	0100000	I	sraiw rd, rs1, uimm	shift right arith. immediate word	$rd = SignExt((rs1_{31:0} \ggg uimm)_{31:0})$
0100011 (35)	011	–	S	sd rs2, imm(rs1)	store double word	$[Address]_{63:0} = rs2$
0111011 (59)	000	0000000	R	addw rd, rs1, rs2	add word	$rd = SignExt((rs1 + rs2)_{31:0})$
0111011 (59)	000	0100000	R	subw rd, rs1, rs2	subtract word	$rd = SignExt((rs1 - rs2)_{31:0})$
0111011 (59)	001	0000000	R	sllw rd, rs1, rs2	shift left logical word	$rd = SignExt((rs1_{31:0} \ll rs2_{4:0})_{31:0})$
0111011 (59)	101	0000000	R	srlw rd, rs1, rs2	shift right logical word	$rd = SignExt((rs1_{31:0} \gg rs2_{4:0})_{31:0})$
0111011 (59)	101	0100000	R	sraw rd, rs1, rs2	shift right arithmetic word	$rd = SignExt((rs1_{31:0} \ggg rs2_{4:0})_{31:0})$

在RV64I中，寄存器为64位，但指令仍为32位。术语“字”通常指32位值。在RV64I中，立即数移位指令使用6位立即数：uimm_{5:0}；但对于字移位，移位量（uimm₅）的最高有效位必须为0。以“w”（表示“字”）结尾的指令对64位寄存器的低半部分进行操作。符号扩展或零扩展会产生64位结果。

表 B.3 RVF/D: RISC-V 单精度与双精度浮点指令

op	funct3	funct7	rs2	Type	Instruction	Description	Operation
1000011 (67)	rm	fs3, fmt	–	R4	fmadd fd, fs1, fs2, fs3	multiply-add	$fd = fs1 * fs2 + fs3$
1000111 (71)	rm	fs3, fmt	–	R4	fmsub fd, fs1, fs2, fs3	multiply-subtract	$fd = fs1 * fs2 - fs3$
1001011 (75)	rm	fs3, fmt	–	R4	fnmsub fd, fs1, fs2, fs3	negate multiply-add	$fd = -(fs1 * fs2 + fs3)$
1001111 (79)	rm	fs3, fmt	–	R4	fnmadd fd, fs1, fs2, fs3	negate multiply-subtract	$fd = -(fs1 * fs2 - fs3)$
1010011 (83)	rm	00000, fmt	–	R	fadd fd, fs1, fs2	add	$fd = fs1 + fs2$
1010011 (83)	rm	00001, fmt	–	R	fsub fd, fs1, fs2	subtract	$fd = fs1 - fs2$
1010011 (83)	rm	00010, fmt	–	R	fmul fd, fs1, fs2	multiply	$fd = fs1 * fs2$
1010011 (83)	rm	00011, fmt	–	R	fdiv fd, fs1, fs2	divide	$fd = fs1 / fs2$
1010011 (83)	rm	01011, fmt	00000	R	fsqrt fd, fs1	square root	$fd = \sqrt{fs1}$
1010011 (83)	000	00100, fmt	–	R	fsgnj fd, fs1, fs2	sign injection	$fd = fs1, \text{sign} = \text{sign}(fs2)$
1010011 (83)	001	00100, fmt	–	R	fsgnjn fd, fs1, fs2	negate sign injection	$fd = fs1, \text{sign} = -\text{sign}(fs2)$
1010011 (83)	010	00100, fmt	–	R	fsgnjx fd, fs1, fs2	xor sign injection	$fd = fs1, \text{sign} = \text{sign}(fs2) \wedge \text{sign}(fs1)$
1010011 (83)	000	00101, fmt	–	R	fmin fd, fs1, fs2	min	$fd = \min(fs1, fs2)$
1010011 (83)	001	00101, fmt	–	R	fmax fd, fs1, fs2	max	$fd = \max(fs1, fs2)$
1010011 (83)	010	10100, fmt	–	R	feq rd, fs1, fs2	compare =	$rd = (fs1 == fs2)$
1010011 (83)	001	10100, fmt	–	R	flt rd, fs1, fs2	compare <	$rd = (fs1 < fs2)$
1010011 (83)	000	10100, fmt	–	R	fle rd, fs1, fs2	compare ≤	$rd = (fs1 \leq fs2)$
1010011 (83)	001	11100, fmt	00000	R	fclass rd, fs1	classify	$rd = \text{classification of } fs1$
RVF only							
0000111 (7)	010	–	–	I	flw fd, imm(rs1)	load float	$fd = [Address]_{31:0}$
0100111 (39)	010	–	–	S	fsw fs2, imm(rs1)	store float	$[Address]_{31:0} = fd$
1010011 (83)	rm	1100000	00000	R	fcvt.w.s rd, fs1	convert to integer	$rd = \text{integer}(fs1)$
1010011 (83)	rm	1100000	00001	R	fcvt.wu.s rd, fs1	convert to unsigned integer	$rd = \text{unsigned}(fs1)$
1010011 (83)	rm	1101000	00000	R	fcvt.s.w fd, rs1	convert int to float	$fd = \text{float}(rs1)$
1010011 (83)	rm	1101000	00001	R	fcvt.s.wu fd, rs1	convert unsigned to float	$fd = \text{float}(rs1)$
1010011 (83)	000	1110000	00000	R	fmv.x.w rd, fs1	move to integer register	$rd = fs1$
1010011 (83)	000	1111000	00000	R	fmv.w.x fd, rs1	move to f.p. register	$fd = rs1$
RVD only							
0000111 (7)	011	–	–	I	fld fd, imm(rs1)	load double	$fd = [Address]_{63:0}$
0100111 (39)	011	–	–	S	fsd fs2, imm(rs1)	store double	$[Address]_{63:0} = fd$
1010011 (83)	rm	1100001	00000	R	fcvt.w.d rd, fs1	convert to integer	$rd = \text{integer}(fs1)$
1010011 (83)	rm	1100001	00001	R	fcvt.wu.d rd, fs1	convert to unsigned integer	$rd = \text{unsigned}(fs1)$
1010011 (83)	rm	1101001	00000	R	fcvt.d.w fd, rs1	convert int to double	$fd = \text{double}(rs1)$
1010011 (83)	rm	1101001	00001	R	fcvt.d.wu fd, rs1	convert unsigned to double	$fd = \text{double}(rs1)$
1010011 (83)	rm	0100000	00001	R	fcvt.s.d fd, fs1	convert double to float	$fd = \text{float}(fs1)$
1010011 (83)	rm	0100001	00000	R	fcvt.d.s fd, fs1	convert float to double	$fd = \text{double}(fs1)$

fs1、fs2、fs3、fd：浮点寄存器。fs1、fs2和fd分别编码在rs1、rs2和rd字段中；仅R4类型还编码fs3。fmt：计算指令的精度（单精度=00₂、双精度=01₂、四精度=11₂）。rm：舍入模式（0=就近舍入，1=向零舍入，2=向下舍入，3=向上舍入，4=就近舍入（最大幅值），7=动态舍入）。sign(fs1)：fs1的符号位。